Projects‎ > ‎

OPTIMA (TEC2006-00739)

Optimización de Consumo y Temperatura en Arquitecturas Complejas (OPTIMA, TEC2006-00739)

Resumen
Este proyecto trata la optimización de consumo y temperatura en sistemas basados en procesador. En primer lugar se aborda la optimización del consumo en arquitecturas complejas, las denominadas MPSoC (Multi-Processor System-on-Chip), donde la minimización de consumo constituye un gran reto, especialmente en los elementos del sistema de memoria como es el banco de registros.

En segundo lugar, a la vista de los importantes efectos que en las tecnologías actuales presenta la distribución no homogénea de temperatura, se propone estudiar este fenómeno y tratar técnicas de control y diseño para paliar los graves efectos que producen estos calentamientos

En tercer lugar se propone el estudio del impacto que tienen tanto el consumo como la distribución de temperatura en arquitecturas reconfigurables, en las que hasta muy recientemente no se abordó este problema por considerarse un coste fijado inabordable.

Finalmente se validarán las técnicas y estrategias propuestas implementando alguna arquitectura MPSoC sobre una plataforma reconfigurable. Esto permitirá verificar las modificaciones arquitecturales propuestas y realizar medidas experimentales de consumo y temperatura.

Investigadores

Resultados

Publicaciones
Please note that all publications listed and/or posted here are copyrighted.  Permission is given to make digital or hard copies of all or part of this material without fee for personal or classroom use, provided that the copies or not made or distributed for profit or commercial advantage, and that copies bear the appropriate copyright notice and the full bibliographic citation.  To copy otherwise, to republish, etc. requires specific permission and/or a fee.

Temperature-Aware Design
  • A Nanowatt Smart Thermal Sensor for Dynamic Temperature Management Pablo Ituero, José Luis Ayala, and Marisa López-Vallejo. IEEE Sensors Journal. Dec. 2008. Impact Factor 2006: 1,340 
  • A Novel Small Low-Power Interface for On-Chip Thermal Sensors Pablo Ituero, José L. Ayala and Marisa López-Vallejo. 23rd Conference on Design of Circuits and Integrated Systems (DCIS'08). Grenoble, France 12-14 November 2008.
  • Leakage-based On-Chip Thermal Sensor for CMOS Technology Pablo Ituero, José L. Ayala and Marisa López-Vallejo. IEEE International Symposium on Circuits and Systems, New Orleans, May 27-30, 2007.
  • Thermal Analysis of the Shared Register File in VLIW Architectures. A. Apavatjrut, J. L. Ayala, M. López-Vallejo. PCI’2007. Current Trends in Informatics (New Technologies Publication), pp 165-175, Mayo 2007.
  • Exploring Temperature-Aware Design of Memory Architectures in VLIW Systems. Ayala, Jose L.; Apavatjrut, Anya; Atienza, David; Lopez-Vallejo, Marisa. IEEE International Workshop on Innovative Architecture for Future Generation Processors and Systems, 2007. IWIA 2007. 11-13 Jan. 2007 Page(s):81 - 87.
  • Analysis of the Thermal Impact of Source-Code Transformations in Embedded Processors José L. Ayala, Cándido Méndez, Marisa López-Vallejo. IEEE International Conference on Electronics, Circuits and Systems, Nice (France), December 2006.
  • Target Independent Thermal Modeling for Embedded Processors Cándido Méndez, José L. Ayala, Marisa López-Vallejo. IEEE Symposium on Industrial Embedded Systems, Antibes (France), October 2006.

Low Power Design
  • A hardware mechanism to reduce the energy consumption of the register file of in-order architectures. José Luis Ayala, Marisa López-Vallejo, Carlos A. López Barrio and Alex Veidenvaum. International Journal of Embedded Systems 2008 - Vol. 3, No.4  pp. 285 - 293.
  • "Experimental Methodology for Power Characterization of FPGAs", Ignacio Herrera-Alzu, Miguel-Angel Sánchez-Marcos, Marisa López-Vallejo and Pedro Echeverría. IEEE International Conference on Electronics, Circuits and Systems, ICECS 2008, Malta. Sept. 2008.
  • "Joint Hardware-Software Leakage Minimization Approach For The Register File Of Vliw Embedded Architectures". D. Atienza, , P. Raghavan, J. L. Ayala, G. De Micheli, F. Catthoor, D. Verkerst, M. López-Vallejo. Integration, The VLSI Journal, vol 41, issue1, pp 38-48, Jan. 2008. Impact Factor: 0,4
  • Reduction of Register File Delay Due to Process Variability in VLIW Embedded Processors, Raghavan, P.; Ayala, J.L.; Atienza, D.; Catthoor, F.; De Micheli, G.; Lopez-Vallejo, M., Circuits and Systems, 2007. ISCAS 2007. IEEE International Symposium on , vol., no., pp.121-124, 27-30 May 2007
  • "Leakage Energy Reduction in Banked Content Addressable Memories" Pedro Echeverría, José L. Ayala, Marisa López-Vallejo. IEEE International Conference on Electronics, Circuits and Systems, Nice (France), December 2006.
  • "Energy-Aware Compilation and Hardware Design for VLIW Embedded Systems" José L. Ayala, David Atienza, Praveen Raghavan, Marisa López-Vallejo, Francky Catthoor, Diederik Verkest. International Journal of Embedded Systems , Dec. 2007.
  • "Automated design space exploration of FPGA-based FFT architectures based on area and power estimation", Sanchez, M.A.; Garrido, M.; Vallejo, M.L.; Lopez-Barrio, C.; IEEE International Conference on Field Programmable Technology, 2006. FPT 2006. Dec. 2006 Page(s):127 - 134.

Digital Design

  • Variance Reduction Techniques for Monte Carlo Simulations. A Parameterizable FPGA Approach. Pedro Echeverría, Marisa López-Vallejo, José María Pesquero. IEEE International Conference on Electronics, Circuits and Systems, ICECS 2008, Malta. Sept. 2008.
  • An FPGA Implementation of the Powering Function with Single Precision Floating-Point Arithmetic. P. Echeverría and M. López-Vallejo. 8th Conference on Real Numbers and Computers, Santiago de Compostela (Spain), July 2008.
  • An FPGA run-time parameterisable Log-Normal Random Number Generator. P. Echeverría, D. B. Thomas, M. López-Vallejo and W. Luk. International Workshop on Applied Reconfigurable Computing, London (United Kingdom), March 2008
  • FPGA Gaussian Random Number Generator based on quintic Hermite interpolation inversion. Pedro Echeverría and Marisa López-Vallejo. IEEE International Midwest Symposium on Circuits and Systems, Montreal (Canada), August 2007.
  • Further Specialization of Clustered VLIW Processors: A MAP Decoder for Software Defined Radio. Pablo Ituero, and Marisa López-Vallejo, ETRI Journal, vol.30, no.1, Feb. 2008, pp.113-128.
  • Implementation Trade-offs of the Jacobian Logarithm for Several Hardware Platforms. Pablo Ituero, Pedro Echeverría, Marisa López-Vallejo and Carlos López-Barrio. XXI Conference on Design of Circuits and Integrated Systems. Barcelona 22-24 November 2006
Patents
  • SOLICITANTES (P.O. De Firma): Pablo Ituero, José Luis Ayala Rodrigo y Marisa López Vallejo. Titulo: Aparato para la medida de temperatura y corriente de fugas en un chip. Nº De Solicitud: P200702109. País de Prioridad: España
  • SOLICITANTES (P.O. De Firma): Carlos Arrabal, Pablo Ituero, Marisa López Vallejo y Carlos A. López Barrio. Titulo: Procedimiento y arquitectura electrónica para la detección SOVA óptima basado en el rastreo de puntos de fusión. Nº De Solicitud: 200701056. País de Prioridad: España Fecha De Prioridad: 19/04/2007



Comments