backup-ldim

Laboratorio de Diseño Microelectrónico (LDIM)
(Optativa Segundo Ciclo - Plan 94)
Curso 2011-2012, segundo semestre


AVISOS IMPORTANTES

  • Inicio del curso: viernes 17-2-2012, clase en el laboratorio (B-043).
  • Elección de turno: semana del 13 al 17-2-2012.
El laboratorio B-043 está en la planta baja del edificio B. Nuestro laboratorio se encuentra situado en una sala dentro de los laboratorios de primer ciclo (LCEL y LSED). 

Horario

El laboratorio permanecerá abierto todas las mañanas de 9 a 13h y todas las tardes de 16 a 20h, exceptuando las mañana de los miércoles, las tardes de los jueves y las mañanas de los viernes. Las tutorías se realizarán en las sesiones oficiales de los lunes y los jueves por la mañana.

       Lunes          Martes     Miércoles Jueves   Viernes
 Mañana
9 -> 13h
 CERRADO

 CERRADO    CERRADO
 Tarde
16 -> 20h


   CERRADO  

Prerrequisitos

Aunque no de forma oficial, sería conveniente para el seguimiento de esta asignatura haber estudiado o estar matriculado en Microelectrónica (Plan 94).

Objetivos y Contenido

El Laboratorio de Diseño Microelectrónico constituye el complemento práctico de la asignatura Microelectrónica (cuarto curso, P94). Pretende introducir al alumno en el conjunto de herramientas CAD habitualmente empleadas en diseno full-custom de circuitos integrados.

El objetivo final consiste en la realizacion práctica de un diseño completo de un circuito relativamente complejo empleando herramientas CAD comerciales para diseño full custom, todas ellas de Cadence:

  • Edición y síntesis de trazados: Virtuoso XL
  • Verificación de trazado (DRC): Assura
  • Extracción de parámetros y simulación.

Bibliografía

  • CMOS VLSI Design: A Circuits and Systems Perspective N. Weste, D. Harris (Libro de referencia)
    Pearson Addison Wesley, 2005
  • Principles of CMOS Design - A Systems Perspective. N. Weste, K. Eshraghian. Addison-Wesley. 1985.
  • Introduction to nMOS and CMOS VLSI Systems Design. Amar Mukherjee. Prentice Hall.
  • Digital Integrated Circuits. A Design Perspective. (2ª Ed.) J. Rabaey. Prentice Hall, 2003.
  • Introduction to VLSI Systems. C. Mead and L. Conway. Addison Wesley 1980.

A estas referencias de caracter general es preciso añadir los manuales de las herramientas CAD empleadas.

Organización

El laboratorio se realizara en parejas en el laboratorio del edificio B (B-043). A cada pareja se le asignará un turno a elegir entre manana o tarde. Cada turno será de 3 horas, en principio de 10 a 13 h. por la mañana y de 4 a 7 por la tarde.

Inicio del curso

Se comunica a los alumnos que se hayan matriculado en el laboratorio que han de elegir turno (día de la semana, y mañana o tarde) del 13 al 17 de Febrero de 2012:

  • Elección de turno: del 13 al 17 de Febrero. Mediante solicitud que se encuentra disponible en la secretaría del laboratorio (B-042). Se ha de elegir un turno de los disponibles y anotarlo junto con otro turno preferente en la ficha.
  • Comienzo del laboratorio: Viernes 17 de Febrero de 13 a 14h. Clase de introducción (es importante asistir).
  • Segunda clase: Viernes 24 de Febrero. Parámetros, análisis de corners y análisis estadísitico.
  • Tercera clase: Viernes 2 de Marzo. Trazados, DRC, LVS y backannotation.

Prácticas (Calendario tentativo)

  • Semana 1 (20-24 Febrero 2012): aprendizaje de la herramienta icfb. Diseño, simulación y caracterización de un inversor. Diseño, simulación y caracterización de dos células básicas: NAND, NOR de dos entradas o similar.
  • Semana 2 (27-Febrero-2 Marzo 2012):  Parámetros, análisis de corners y análisis estadístico.
  • Semana 3 (5-9 Marzo 2012): Trazados, DRC, LVS y backannotation.
  • Semana 4 (12-16 Marzo 2012) circuitos secuenciales. Diseño simulación y caracterización de medio registro dinámico:
    • Edición de esquemático de medio registro. Creación de símbolo. Recomendación: trabajar con dispositivos de mínimas dimensiones.
    • Simulación comportamiento del esquemático: funcionamiento correcto de medio registro.
    • Realización del trazado de la célula "medio registro".
    • Simulación comportamiento del layout: funcionamiento correcto de medio registro.
    • Simulación paramétrica: Medida del tiempo de descarga de la capacidad que almacena la información, del tiempo de setup y el tiempo de hold en función de la temperatura (25 a 85ºC) y Vdd (+/-10%).
    • Simulación de corners de las anteriores medidas para el peor caso obtenido anteriormente.
  • Semana 5, 6, 7 y 8 (20 Marzo - 20 Abril): Realización de la práctica final, diseño, simulación, caracterización y trazado de un bloque del chip elegido.
Propuestas de células:

  1. Célula TCAM --- ASIGNADA A ÁLVARO Y SAMIRA
    • Pgs 56-5 a 56-7 de The VLSI Handbook.
  2. Xor de 3 entradas en Dual-rail Domino Logic --- ASIGNADA A TEONA Y GONZALO
    • Pgs 336-337 Weste Harris.
  3. Registro de doble flanco
    • Pg 349 Rabaey
  4. Sense-amplifier de dos etapas --- ASIGNADA A JOSUÉ Y ROBERTO
    • Rabaey, figura 12-49
  5. Registro basado en sense amplifier
    • Pgs 356-358 Rabaey
  6. Comparación entre Schmitt triggers de las figuras 7-47 y 7-49 de Rabaey y explicación de funcionamiento
  7. Generador de pulso con retardo programable
    • Pgs 470-471 y pg 807 de Weste Harris
  8. Sumador completo a elegir entre Carry-ripple y Transmission Gate --- ASIGNADO A JAVIER Y JOSÉ ANTONIO
    • Carry-ripple: pg 641 Weste Harris
    • Transmission gate: pg 643 Weste Harris
  9. Delayed keeper aplicado a una puerta NAND precargada
    • Pg 453 Weste Harris. Se puede elegir una de las tres estructuras.
  10. Comparativa células de memoria SRAM 6T y 8T

Aparte de estas células, se aceptarán propuestas interesantes de los propios alumnos.

Práctica final

Durante el curso 2011/2012 el objetivo será completar el trazado (layout) y la caracterización de un circuito de complejidad media-baja.

Entrega: Se entregará un documento de entre 3 y 6 páginas en formato IEEE Conference (preferiblemente en latex) incluyendo al menos los siguientes puntos:

  • Resumen (Abstract): Resumen conciso del trabajo realizado y los resultados obtenidos.
  • Introducción (Introduction): Introducción a la problemática que resuelve el circuito y a cómo se ha resuelto previamente en la literatura científica.
  • Descripción funcional del diseño (Functional Description of the Design)
  • Destalles de implementación (Implementation Issues)
  • Caracterización (Characterization): incluyendo la explicación del entorno de trabajo, los experimentos realizados y los resultados de la caracterización. Opcionalmente se puede incluir una comparación con trabajos previos.
  • Conclusiones (Conclusions)
  • Bibliografía
Podéis incluir todas las figuras que consideréis necesarias para mejorar las explicaciones del texto. Opcionalmente, la redacción de la memoria se puede realizar en inglés (ver nombre de las secciones entre paréntesis). 

Mejoras: Se seleccionarán aquellos trabajos que propongan una mejora significativa en sus diseños respecto a la literatura disponible y se enviarán a un congreso internacional.

Presentación: Los trabajos se presentarán oralmente al resto de compañeros el día 27 de abril (fecha tentativa y discutible). La exposición de cada trabajo durará 10 minutos aproximados. En la charla deben participar los dos miembros del equipo.


Documentación

Notas prácticas de la tecnología AMS de 0.35um:

  • Clase 1: Introducción, esquemáticos y simulación. Versión PDF
  • Clase 2: Parámetros, análisis de corners y análisis estadístico. Versión PDF.
  • Clase 3: Trazados, DRC, LVS y backannotation.  Versión PDF.
  • Nueva versión de las notas prácticas (clases 1 y 3): PDF.

Transparencias de la clase de introducción

Transparencias de la clase de parámetros, análisis de corners y análisis estadístico

  • Documento de 6 transparencias por página: Formato PDF
Transparencias de la clase de fabricación y trazados:
  • Documento de 6 transparencias por página: Formato PDF

Apuntes de sumadores y biestables:


FAQ y Consejos

Cómo realizar el LVS y la simulación post extracción:

              Una vez tengamos el layout libre de errores DRC,  hay seguir los siguientes pasos:
    1. En primer lugar tenemos que extraer el layout (Verify -> Extract...). Dentro del menú añadimos el switch "capall" y hacemos click en OK. Se genera la vista "extracted".
    2. Realizamos la comprobación layout-versus-schematic LVS (Verify -> LVS...). Dentro del menú, tenemos que comparar la vista "schematic" con la vista "extracted" que acabamos de generar.  Hacemos click en "Run".
    3. Si hay errores, hacemos click en "Output" y "Error Display" para verlos. Tenemos que revisarlos, corregirlos, volver a pasar el DRC y volver al generar la vista "extracted" (punto 1). Si no hay errores, dentro del menú del LVS hacemos click en "Build Analog". Se genera la vista "analog_extracted".
    4. Para simular empleando la vista "analog_extracted", utilizamos el mismo circuito de prueba que para el esquemático y en la ventana del "Analog Design Environment" hacemos click en Setup -> Environment... En el menú que aparece, añadimos a la izquierda de Switch View List "analog_extracted" justo antes de "spectre" y separada por un espacio. Así informamos al simulador de que la primera vista que tiene que usar es ésta. 

Cómo acceder a funciones avanzadas de los distintos comandos:

              

Una tenemos seleccionado y hecho click sobre el elemento en el que actuamos presionamos F3. Esto nos abre una nueva ventana con opciones avanzadas para cada comando. P.e. en el comando copiar, nos permitirá especificar un delta del movimiento, un array de elementos o un cambio de capas. 

Cómo cambiar el valor de umbral de la funcion DELAY de la calculadora para obtener Vsupply/2:

              Parece ser que la calculadora no puede ver las variables del circuito, asi que en vez de Vsupply, utilizamos ymax(VT("/vdd!")) es decir el maximo que se produce en la señal vdd!, que es precisamente Vsupply. 

Cómo crear contactos fácilmente:

              Create -> Contact...

Cómo modificar la rejilla de visualización para trabajar con espacios más pequeños:

            Options -> Display... -> X Snap Spacing, Y Snap Spacing

Cómo hacer que se muestren bloques de niveles jerárquicos inferiores (como los contactos que insertamos):

            Options -> Display... -> Display Levels, Start = 0,  Stop = 1

Qué pasa si no nos aparecen las capas que esperamos en la ventana LSW

            La librería no está bien asociada con la tecnología, tenemos que asociarla. En el library manager hacemos click con el botón derecho en el nombre de la tecnología, seleccionamos Properties... -> techLibName: TECH_C35B4

Cómo hacer que el programa funcione con mejor rendimiento gráfico

Hay que iniciar sesión empleando el entorno XFCE en vez de Gnome.

Después de un cierre forzado o de un apagón no me deja abrir mi diseño en modo de escritura

Hay que ir a /<workingdirectory>/<libname>/<cellname>/<viewname>/ y borrar todos los ficheros de extensión .cdslck
 

Comments